集微网报道（文/朱秩磊）当地时间1月16日，EDA巨头新思科技(Synopsys)和CAE工业软件巨头Ansys正式宣布，双方已经就新思科技收购Ansys事宜达成了最终协议。根据协议条款，Ansys股东每股Ansys股票将获得197.00美元现金和0.3450股新思科技普通股，按2023年12月21日新思科技普通股的收盘价计算，该收购总价值约为350亿美元。

　　集微咨询分析师指出，随着芯片尺寸不断缩小，3DIC的进展，和因此带来的设计挑战，精确的分析结果对于各类异构设计至关重要，新思科技需要Ansys的多物理场仿真和分析工具来满足其宣扬的“SysMoore”理念对EDA的要求，这是这起并购的最大驱动力。

　　2021年的新思科技全球用户大会（SNUG World）上，新思科技联合创始人、前任董事长兼总裁Aart de Geus首次提出了“SysMoore”概念，指出如今芯片创新的挑战从规模复杂性转向系统复杂性，在继续遵循摩尔定律实现物理层优化的同时，还需要从芯片到软件的协同优化，从系统级层面出发，让市场定义芯片需求。

　　新思科技认为，在SysMoore时代，以往用于独立分析系统每个部分的方法，将不再奏效，而是需要超融合设计流程，这一流程集成了优化的技术，可对整个系统进行统一分析。是一种全新的方法学和思维逻辑范式，将引领芯片行业从单一追求集成度增长的摩尔时代，升级至复合纬度增长的系统摩尔时代，芯片创新效率和能力的指数级增长，让市场和终端应用驱动的芯片多元化需求得以实现。

　　随着先进工艺已经开始朝3纳米和2纳米迈进乃至埃米迈进，工艺制程缩微带来的PPA（Power、Performance、Area）提升越来越难以满足电子产品升级换代对芯片的需求。进入后摩尔时代，异构集成的3DIC、Chiplet是电子设计从芯片设计走向系统设计的一个重要支点，也是半导体行业的重要转折点，由于设计复杂度和流片成本的急速攀升，流片及封装前通过EDA和CAE软件仿真、分析芯片的关键性能指标，有助于尽早验证性能和功耗，从而降低项目风险、减少返工，为按期投产和后续芯片销售提供保障。

　　国内仿真EDA领域的头部企业芯和半导体副总裁仓巍指出，无论是新思科技还是Cadence，在过去几年都在传统芯片EDA的基本盘之外，大力布局系统分析EDA，期望实现从fabless、foundry、OSAT到system的贯通和融合。其中，像Ansys这样的全球最大的仿真软件公司在多物理场仿真和系统分析方面的特长是新思科技尚不具备的。

　　“面向下一代系统设计全流程，系统仿真的规模、效率、协同性和扩展性成为重要的挑战。”他解释，以3DIC Chiplet来举例，它需要全面解决电源、信号完整性、热、应力等多个物理问题，需要在设计时把整个系统连在一起做仿真，横跨纳米级的芯片、毫米级的封装到厘米级的PCB板多个尺度，面临的是前所未有的计算复杂度与建模复杂度，这时多物理场仿真能力和跨尺度求解能力就变得不可或缺，而这也恰恰是Ansys擅长的领域。

　　事实上，自2017年以来，新思科技与Ansys已经在多个领域进行了广泛的合作，比如与Ansys的合作一直是Synopsys Fusion平台不可或缺的一部分，Ansys领先的电源完整性、热和可靠性签核工具已与新思科技的Fusion Compiler平台、3DIC Compiler平台和PrimeTime签核平台集成，为客户提供用于芯片、封装和系统级效应的黄金标准签核精度。这一切都在新思科技的设计环境中实现，并且双方多个联合解决方案已通过台积电、三星等领先代工厂认证。

　　除了新思科技，Cadence也通过收购Sigrity、AWR及Integrand Software等公司补齐了从芯片到系统的电磁场仿真分析的短板，成立了独立的multi-physics system analysis部门，又通过收购NUMECA、Pointwise、Future Facilities等公司具备了CFD仿真的能力，为后摩尔时代的系统分析做好了准备。被西门子并购后的Menotr，也得益于西门子本身在CAE领域的强大实力而加强了仿真分析领域的能力。

　　另一方面，随着人工智能和机器学习（AI/ML）在半导体领域展现出越来越多的潜能，新思科技已经在使用人工智能设计芯片方面积累了丰富的经验，将机器学习应用至芯片设计的诸多环节，包括布局、布线年推出了业界首款用于芯片设计的自主人工智能 (AI) 应用DSo.ai，它在芯片设计的超大解决方案空间中搜索优化目标，利用强化学习来改善功耗、性能和面积；随后进一步推出了业界首款全栈AI驱动的EDA套件Synopsys.ai，覆盖了先进数字与模拟芯片的设计、验证、测试和制造环节，可在从系统架构到制造的全流程中充分利用AI的强大功能，并从云端访问这些解决方案。

　　Ansys也不遑多让，先后推出了AnsysGPT和Ansys SimAI等解决方案，利用人工智能和机器学习的力量彻底改变工程仿真，通过大幅提高仿真速度，使客户能够在项目的上游阶段探索更多的技术可能性，并加快产品整体上市进程。这些均标志着从离散工作流程向更开放的协作式仿真方法转变的一大趋势。

　　行业人士指出，越来越多的半导体客户开始进行系统设计，同时越来越多的系统厂商开始芯片设计，两者的结合越来越密不可分。半导体行业从IC设计、晶圆流片、封装到最终系统，对设计的各个环节提出了更新更高的要求。而异构、3DIC、Chiplet的兴起，对芯片设计与制造的各个环节都带来了剧烈的变革，首当其冲的就是Chiplet接口电路IP和EDA工具、以及先进封装。其中，EDA是集成电路领域的上游基础工具，贯穿于芯片设计与制造的各个环节，面对行业的变局，更加面临不小的压力和挑战。事实上，Chiplet带来的是对过往传统芯片设计方法学的颠覆，直接的体现就是要提前引入仿真验证环节。

　　产业亟需一个整体的解决方案来处理die-to-die连接、多物理场效应和芯片/封装协同设计问题。

　　北京半导体行业协会副秘书长朱晶在其朋友圈中指出，新思科技对Ansys的收购，完善了后端仿真EDA的布局，实现了芯片设计全流程工具的贯通。同时在Chiplet趋势下，Ansys多物理场仿真的优势对新思科技是巨大的贡献。

　　中欧资本董事长、华为前副总裁张俊博士指出，新思科技在全球EDA市场中占比达32.14%，远超过第二、三名Cadence的23.4%和Siemens EDA的14%。而Ansys在仿线%的可观市场份额，同样稳坐CAE领域头把交椅。一旦双方成功整合，在马太效应的加持下赢家通吃，新思科技的市场主导地位短期内将很难被撼动。

　　张俊博士告诉集微网，中欧资本聚焦硬科技投资，国产替代。近段时间以来，中欧资本先后调研，尽职调查多家国内EDA企业，从初创企业到PreIPO和已上市企业都有，不过在他看来，目前国产EDA全产业链上，仍然存在很多短板。“一方面，技术方面，国产EDA仍然以单点工具为主，在产业落地方面，大多处于早期阶段，离真正的商用尚有距离；另一方面，前几年在国产替代光环和资本炒作下，EDA领域难免有些心浮气躁，估值太高，商业模式问题也普遍存在。”他指出，“尽管现在业内期待国产EDA通过并购整合来壮大的时机，但首先还是要打铁自身硬，先把自己的技术、产品打磨好，在产业链上下游‘做出一个不可替代的贡献’，一步一步地把整个EDA模块，工具链补齐，并且能够有成熟商用-商业模式，再谈收购壮大，否则就是纸上谈兵，空中楼阁。”

　　另外，他强调EDA做产品容易，做生态系统势比登天还难，需要几十年积累。“切记，做EDA是马拉松比赛，是持久战，是IC行业的皇冠上的明珠。中美贸易战是双刃剑，有利有弊，为国内EDA公司，赢得了千载难逢的机会-国产替代！”

　　一位行业专家告诉集微网，目前Chiplet EDA领域同样也是国际厂商处于领先地位，譬如Cadence Clarity，Synopsys 3DICC等，另外西门子和Ansys也有一些点工具可以支持。通常一款EDA工具从开始研发到成熟需要3~5年的时间，国内的EDA公司做国产替代的比较多，前瞻性布局的较少，在这一新兴领域有所突破的更是凤毛麟角。

　　据集微网了解，定位在仿真驱动设计芯和算是Chiplet EDA里走的比较靠前的一家国产EDA企业。从企业官网可以发现，芯和之前一直在做系统级封装设计，并且是国内唯一具有封装全流程设计仿线年前就开始布局先进封装，拥有多种自主创新的多物理场仿线DIC Chiplet 系统设计分析全流程EDA平台，2023年在半导体行业国际在线D InCites的评选中，该平台获封2023“Herb Reiter 年度最佳设计工具供应商奖”称号。在这块CAE领域，其它国内企业非常稀缺。

　　值得注意的是，国家市场监管总局新修订的发布《经营者集中反垄断合规指引》，提高了经营者集中申报标准。根据此前对外公布的征求意见稿，新规拟将参与集中经营者的全球合计营业额、中国境内合计营业额和单方中国境内营业额将由100亿元、20亿元和4亿元人民币，分别提高到120亿元、40亿元和8亿元人民币，低于此标准的经营者集中原则上无需申报。因此，有分析指出，预计新思科技对Ansys的并购可能不会触发中国的监管审查。

　　可以肯定的是，目前全球重点发展的HPC高性能大算力芯片3DIC Chiplet对电、热、应力等多物理场仿真要求越来越高，三维集成芯片System of Chiplets设计对系统架构探索规划越来越关键，包括供电及信号质量散热等都是个大难题，未来对射频、硅光、传感、存储、计算传输等的集成也都需要系统分析工具的支持。

　　国内半导体行业已经看到了这个趋势，3DIC Chiplet生态圈的建设如火如荼，也出现了一些打算进军多物理场仿真分析的EDA厂商。相信这次重要的并购，必然会促使更多产业界、资本界关注，投入到这个领域。

　　集微网消息，1月18日，台积电公布的财报显示，该公司2023年第四季度营收为6255.3亿元新台币，季增14.4%，净利润为2387.1亿元新台币，年减19.3%。

　　台积电2023年第四季毛利率为53.0%，营业利益率为41.6%，税后纯益率则为38.2%。

　　据悉，3纳米制程出货占台积电2023年第四季晶圆销售金额的15%，5纳米制程出货占全季晶圆销售金额的35%；7纳米制程出货则占全季晶圆销售金额的17%。总体而言，先进制程（包含7纳米及更先进制程）的营收达到全季晶圆销售金额的67%。

　　此前分析师预计，台积电今年将在需求反弹的推动下实现更好的增长。分析师表示，全球对半导体的需求在2022年下半年开始减弱，但他们表示，智能手机和计算机制造商的库存正在减少，预计重新补货需求将增加。富邦证券分析师表示，他们此前对台积电第一季度展望表示担忧，但现在他们认为苹果晶圆需求在短期内仍然稳定，“尽管市场已广泛了解第一季度将有季节性放缓，但我们尚未看到额外的订单削减。”

　　集微网消息，1月18日，台积电总裁魏哲家在法说会上谈及产业景气时表示，今年全球经济及政治状况虽然仍不明朗，不过仍旧看好今年整体半导体产业产值仍可望年增长10％，晶圆代工则有望年增20％，预估台积电在美元营收年增幅度将可望缴出优于20％的成绩单。

　　魏哲家称，2023年，晶圆代工产业产值年减13％，但台积电在AI、HPC领域具有重要地位，因此全年表现仍优于晶圆代工产业平均。2024年，预期台积电全年在市场需求带动下，若以美元营收计算，台积电全年营收将有机会缴出年增长21～25％的成绩单。

　　此前分析师也预计，台积电今年将在需求反弹的推动下实现更好的增长。分析师表示，全球对半导体的需求在2022年下半年开始减弱，但他们表示，智能手机和计算机制造商的库存正在减少，预计重新补货需求将增加。富邦证券分析师表示，他们此前对台积电第一季度展望表示担忧，但现在他们认为苹果公司晶圆需求在短期内仍然稳定，“尽管市场已广泛了解第一季度将有季节性放缓，但我们尚未看到额外的订单削减。”

　　集微网消息，合晶1月17日代子公司上海合晶硅材料公布董事会新厂投资决定，称上海合晶计划以不超过人民币25.75亿元，在中国大陆建设厂房及购置机器设备，该计划在董事会核准后三年内实施。

　　此前，合晶在中国大陆扩厂的消息传闻已久，1月17日上海合晶董事会正式通过启动新厂投资计划。上海合晶是合晶持股47.88％的子公司，2023年通过上交所的上市审查，目前挂牌日期未定。

　　目前，合晶在郑州和中国台湾分别设厂，以应对全球供应链重塑，抢占中国大陆、非中国大陆两大区块市场。其郑州厂月产能2万片，龙潭厂月产能1万片。法人研判，合晶后续的扩产重点，应仍放在12英寸硅晶圆，合晶龙潭厂厂区将持续扩充12英寸的产能。

　　合晶2023年合并营收为99.99亿元新台币，年减21.3％。外界评估，半导体市况尚未明显复苏，今年上半年可能还有待市场进一步去库存化，合晶董事会相关决议也要待股东会通过后才可进行，目前应属计划前期准备启动阶段。

　　集微网消息，当地时间16日，越南总理范明正在瑞士达沃斯会见科技企业巨头代表，并在世界经济论坛的座谈会指出，数字化转型、绿色转型、科学技术和人工智能是越南的优先发展领域，越南将着重发展人工智能和半导体等高科技领域，并重视人才培训，未来将培训5万至10万名半导体行业的工程师。

　　范明正指出，建立完善的制度保障以激发创新潜力，加星、移动通信等信息基础设施建设，以及培养更多高科技人才是促进越南高科技领域发展的决定性战略。

　　他宣布越南将建立国家级数据中心，完善基础设施建设和招商引资政策，吸引更多民营资本加入，同时提高人力资源培训的有效性，加强教师梯队建设和扩大培训规模。

　　据越南投资计划部最新数据，越南去年就吸引了近366亿美元的外国直接投资，同比大增逾32％。在领先的投资领域中，越南的半导体产业正在成为一个有吸引力的目的地，吸引了英特尔、三星等全球领先“巨头”的驻足，其项目投资总额从数亿美元到数十亿美元。

　　若想成为芯片制造强国，工程师短缺是越南面临的第一个挑战。越南只有5000至6000名经过培训的半导体领域硬件工程师，远低于未来五年2万人和未来十年5万人的预期需求。

　　去年12月，越南计划与投资部长阮志勇在与SIA和美国半导体企业举行的工作会议中表示，越南正在完善一站式服务机制，制定至2030年半导体行业人力资源达3万名工程师的发展提案，成立和乐国家创新中心（NIC），做好准备以最优惠的待遇欢迎半导体行业的投资项目。

　　关于半导体人才培养，越南教育培训部副部长阮文福表示，越南数学、化学培训在东南亚排名第一，这为半导体和信息技术行业培养人力资源奠定了良好的基础。此外，越南还有约40所大学提供半导体相关领域的培训。如果对半导体芯片的需求增加，大学生将会对该领域给予更大关注。越南完全可以满足从额外培训到全新培训的人力资源需求。阮志勇则强调，凭借目前的优势，越南一定会成为为半导体行业提供最优秀、最齐全的人力资源之地。

　　自智慧城市进入网络化阶段以来，IPC SoC就成为了主流的前端设备视觉芯片，决定着设备成像、视频压缩编码等一系列性能。国内各大芯片厂商的先进产品也相继落地，带动IPC从“看得见”走向“看得清”、“看得懂”。近日，AI视觉芯片研发及基础算力平台公司爱芯元智发布新一代IPC SoC芯片产品AX630C和AX620Q，以领先行业水平的高画质、智能处理和分析等能力受到关注。

　　受益于网络摄像机的大范围普及，IPC SoC芯片作为主要的智慧城市管理芯片之一，被认为是未来发展的主流。同时，随着网络视频摄像头向高清化、智能化方向发展，IPC市场也对SoC芯片提出了更高的要求，具备高图像质量、算法兼容性好、低功耗等优势的IPC SoC更受市场青睐。

　　依托自研爱芯智眸AI-ISP和爱芯通元混合精度NPU两大核心技术，爱芯元智能对视频码流进行结构化处理，从而实现智能分析和处理，提高芯片产品的能效，目前已在智慧城市方向大规模出货。

　　值得一提的是，爱芯智眸AI-ISP通过AI赋能ISP Pipeline里的关键模块，在各种复杂应用场景中全面提升成像效果，为后期智能处理提供高质量的图像、视频素材。爱芯通元混合精度NPU则通过减少数据搬运，在一定程度上减小了内存墙和功耗墙的阻碍，提高整个NPU的效率，从而在端侧边缘侧面积、功耗受限的情况下，以更高的有效算力支持更多的智能算法。爱芯元智的“真黑光”技术，则是通过爱芯智眸AI-ISP将画面真实还原，后续再通过NPU进行优化，进行更加准确的图像处理，在极低照度下获得超越人眼所见的黑光全彩效果。

　　此次爱芯元智发布的AX630C和AX620Q即搭载了新一代爱芯智眸4.0图像处理引擎和新一代爱芯通元4.0高性能、低功耗的NPU引擎，在高画质、智能处理和分析等方面领先行业水平。据悉，爱芯智眸4.0对HDR、去噪、demosaic、锐化、去雾等算法做了升级，在暗光下的噪声处理、色彩还原、运动拖影、清晰度等方面较上一代产品更优秀，由此带来了AX630C和AX620Q的高图像质量。

　　其中，AX630C是爱芯元智面向智慧城市行业前端IPC市场推出的超高清智能SoC，可支持实时线Q是爱芯元智面向模组与渠道行业前端IPC市场推出的高清智能SoC，可支持5Mp实时、4K非实时的真黑光。

　　不仅支持实时线Q还集成了百兆网络PHY、音频编解码器、RTC实时时钟，因此在图像、算力、性能、功耗、集成度等方面都表现出了明显优势。

　　具体来看，AX630C具有高算力的特征，其CPU采用双核A53@1.2G，配合3.以及硬化的CV算子模块，可以对4K图像进行实时的智能处理，提高客户智能算法处理的精度和性能。同时，AX630C新一代的NPU引擎支持主流的Transformer网络如ViT / DeiT / Swin / SwinV2 / DETR等，可以解决训练数据集不足引起的算法精度下降，以及长尾场景下算法的泛化性问题。

　　在集成度上，AX630C集成了百兆网络PHY模块、音频编解码器、RTC实时时钟模块和一个USB 2.0以及两个SDIO 2.0接口，可有效降低客户产品的BOM物料成本；功耗上，AX630C采用先进工艺，典型场景下芯片功耗小于1.5W，可用于对整机尺寸及散热有较高要求的产品。

　　与AX630C相比，AX620Q虽然将NPU的算力降低到了2.0T@INT8，但由于其集成了256MB LPDDR4，因此在集成度和功耗上更具优势。集成度上，AX620Q同时支持16MB NOR Flash，使得客户进一步降低摆件面积和整体BOM成本；功耗上，AX620Q进一步优化了整机使用功耗，在部分典型场景下，AX620Q可将SoC加DRAM的整体功耗降低至500mW以内，助力客户实现各种低功耗场景下的产品应用。

　　此外，AX630C和AX620Q还提供稳定、易用的SDK软件开发包，以支撑客户产品的快速量产。

　　伴随技术的不断成熟和应用场景的持续渗透，IPC SoC市场有望保持高速增长，助力智慧城市产业的智能化升级。秉承“普惠AI 造就美好生活”的品牌理念，爱芯元智将推动AX630C和AX620Q的量产应用，并通过不断的技术创新和产品研发，持续为城市智能化建设赋能。

　　随着新能源汽车、光伏等产业的快速发展，加速了第三代半导体器件的实际应用，这对模块封装的可靠性提出了更高的挑战。在IGBT的封装失效模式中，焊料的疲劳与键合线故障导致的失效是器件失效的主要原因。在IGBT多层结构中，芯片下方的散热通道是散热的主要途径，芯片下焊料是其中的重要组成部分，也是最容易发生焊料疲劳退化的位置。

　　传统钎焊料熔点低、导热性差，在工作期间产生的热循环过程中，由于材料间CTE差异，在材料间产生交变的剪切热应力，在应力的连续作用下，容易导致焊料层疲劳老化、产生裂纹，进而发展为材料分层，由于裂纹和分层的产生，焊料层与各层材料间的接触面积减小，热阻变大，加速了焊料层的失效，难以满足车规高功率SiC器件封装的可靠性及其高温应用要求。

　　键合线材料的选择上因为铝及其合金价格低、热导率高，25℃时为237（W/mK），铝线键合是目前模块封装中应用最广泛的一种芯片互连技术。但由于铝的热膨胀系数23.2×10-6K-1与硅芯片的热膨胀系数4．1×10-6K-1相差较大，在长时间的功率循环过程中容易产生并积累热应力，引起键合线断裂或键合接触表面脱落，导致模块失效。在电流输出能力要求较高的情况下，芯片表面键合引线的数目过多，会引起较大的杂散电感，同时对电流均流也有一定影响。

　　为解决高功率密度车用模块中芯片下焊料疲劳与键合线故障问题，翠展微电子针对Tpak SiC系列封装提出了一个创新解决方案，银浆烧结+铜Clip方案。芯片与AMB间的连接方式采用银浆烧结，代替传统焊料。银的熔点高达961℃，不会产生熔点小于300℃的软钎焊连接层中出现的典型疲劳效应，大幅提高了模块的功率循环能力。同时芯片上表面用leadframe一体化的铜Clip替代铝线键合，减小了模块内部的杂散电感，提升了芯片表面电流的均流性，增强了模块整体的过流能力。铜比铝更优异的导热能力也提升了模块整体的散热能力。有效的提升了模块整体的出流能力和可靠性。

　　按照AQG-324标准，获取模块在随机激励条件下的振动频率，研究Clip方案模块被迫抵抗外部随机振动的能力与结构设计合理性。

　　根据仿真结果，模块整体应力较小，最大应力出现在与塑封体相交的铜排端子处部位，其中最大应力不超38MPa，安全系数取1.35，满足安全使用条件。

　　在对应PSD频谱作用下，模块最易损坏的部分是与塑封相交的铜排端子处部位，与模型的应力分布相吻合，其中模块最低寿命为9.9×104s满足22h要求。

　　前期验证考虑芯片最大结温是否满足芯片耐受温度。使用软件PLECS，依据数据手册计算相应芯片损耗，根据热仿线℃，满足设计要求。

　　总的来说，翠展微电子Tpak器件系列采用银烧结和Clip技术实现了高可靠性、低热阻、低杂散电感器件设计。银烧结技术使用银浆替代传统焊料，降低模块整体热阻，提高芯片和AMB互连的可靠性，有效增强模块的功率循环能力。Clip技术利用Leadframe一体化的铜排代替键合铝线，可以有效的减小模块内部杂散电感，拥有更高的电流输出能力的同时可以增强芯片的散热，提高模块的可靠性。

　　革命性的乐高式光子芯片为先进半导体技术突破铺平道路

　　杭州晶华微：带32位MCU和高精度ADC的SoC产品----SD93F系列开发指南（十）

　　类比半导体携高边驱动系列产品亮相慕尼黑华南电子展及IIC Shenzhen

　　产品交付能力提升，曼恩斯特2023年净利润同比预增62.45%-77.22%